POKOK BAHASAN 1
PENGENALAN GERBANG LOGIKA DASAR
1. Gerbang AND
Gerbang AND memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang AND akan menghasilkan Keluaran (Output) Logika 1 jika semua masukan (Input) bernilai Logika 1 dan akan menghasilkan Keluaran (Output) Logika 0 jika salah satu dari masukan (Input) bernilai Logika 0. Rangkaian AND dinyatakan sebagai
Z = A*B atau Z=AB (tanpa symbol).
2. Gerbang OR
Gerbang OR memerlukan 2 atau lebih Masukan Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang OR akan menghasilkan Keluaran (Output) 1 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin menghasilkan Keluaran (Output) Logika 0, maka semua masukan (Input) harus bernilai Logika sebagai Z = A + B.
3. Gerbang NOT
Gerbang NOT hanya memerlukan sebuah Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang NOT disebut juga dengan Inverter (Pembalik) karena menghasilkan Keluaran (Output) yang berlawanan (kebalikan) dengan Masukan atau Inputnya. Berarti jika kita ingin mendapatkan Keluaran (Output) dengan nilai Logika 0 maka Input atau Masukannya hams bernilai Logika 1. Rangkaian NOT dinyatakan sebagai Z = A
4. Gerbang NAND (NOT AND)
Arti NAND adalah NOT AND atau BUKAN AND, Gerbang NAND merupakan kombinasi dari Gerbang AND dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang AND. Gerbang NAND akan menghasilkan Keluaran Logika 0 apabila semua Masukan (Input) pada Logika 1 dan jika terdapat sebuah Input yang bernilai Logika 0 maka akan menghasilkan Keluaran (Output) Logika 1. Rangkaian NAND dinyatakan sebagai Z = A * B’.
5. Gerbang NOR (NOT OR)
Arti NOR adalah NOT OR atau BUKAN OR, Gerbang NOR merupakan kombinasi dari Gerbang OR dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang OR. Gerbang NOR akan menghasilkan Keluaran Logika 0 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin mendapatkan Keluaran Logika 1, maka Semua Masukan (Input) hams bernilai Logika0. Rangkaian NOR dinyatakan sebagai Z = A + B’
6. Gerbang X-OR (Exclusive OR)
X-OR adalah singkatan dari Exclusive OR yang terdiri dari 2 Masukan(Input) dan 1 Keluaran (Output) Logika. Gerbang X-OR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan - masukannya (Input) mempunyai nilai Logika yang berbeda. Jika nilai Logika Inputnya sama, maka akan memberikan hasil Keluaran Logika 0. Rangkaian X-OR dinyatakan sebagai Z = (A*B) + (A*B) =AQB
7. Gerbang X-NOR (Exclusive NOR)
Seperti Gerbang X-OR, Gerbang X-NOR juga terdiri dari 2 Masukan (Input) dan 1 Keluaran (Output). X-NOR adalah singkatan dari Exclusive NOR dan merupakan kombinasi dari Gerbang X-OR dan Gerbang NOT. Gerbang X-NOR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan atau Inputnya bernilai Logika yang sama dan akan menghasilkan Keluaran (Output) Logika 0 jika semua Masukan atau Inputnya bernilai Logika yang berbeda. Hal ini merupakan kebalikan dari Gerbang X-OR (Exclusive OR). Rangkaian X-NOR dinyatakan sebagai Z.
POKOK BAHASAN II
PERSAMAAN BOOLEAN & PENYEDERHANAAN RANGKAIAN LOGIKA (MENGGUNAKAN METODE K-MAP)
PERSAMAAN BOOLEAN & PENYEDERHANAAN RANGKAIAN LOGIKA (MENGGUNAKAN METODE K-MAP)
Aljabar Boolean
Aljabar Boolean memuat variable dan simbol operasi untuk gerbang logika. Simbol yang digunakan pada aljabar Boolean Adalah : untuk AND, (+) untuk OR, dan ( ) untuk NOT. Rangkaian logika merupakan gabungan beberapa gerbang, untuk mempermudah penyeleseian perhitungan secara aljabar dan pengisian tabel kebenaran digunakan sifat-sifat aljabar Boolean.
Dalam aljabar boolean digunakan 2 konstanta yaitu logika 0 dan logika 1. Etika logika tersebut diimplementasikan kedalam rangkaian logika maka logika tersebut akan bertaraf sebuah tegangan. Kalau logika 0 bertaraf tegangan rendah (aktive low) sedangkan kalau logika 1 bertaraf tegangan tinggi (aktive high). Pada teori — teori aljabar boolean ini berdasarkan aturan — aturan dasar hubungan antara variabel — variabel Boolean.
Dalil-dalil Boolean (Boolean postulates)
✓ Pl: X = 0 atau X = 1
✓ P2: 0 . 0 = 0
✓ P3: 1 + 1 = 1
✓ P4: 0 + 0 = 0
✓ P5: 1 . 1 = 1
✓ P6: 1 . 0 = 0 . 1 = 0
✓ P7: 1 + 0 = 0 + 1 = 1
Theorema Aljabar Boolean
✓ T1: Commutative Law
o A + B = B + A
o A . B = B . A
✓ T2: Associative Law
a. (A+B)+C=A+(B+C)
b. (A.B).C=A.(B.C)
✓ T3: Distributive Law
a. A.(B+C)=A.B+A.0
b. A+(B.C)=(A+B).(A+C)
✓ T4: Identity Law
a. A+A=A
b. A . A = A
✓ T5: Negation Law
a. ( A' )=A'
b. ( A' )' = A
✓ T6: Redundant Law
a. A+A.B=A
b. A.(A+B)=A
✓ T7:0+A=A
1 . A = A
1 + A = 1
0 . A = 0
T8: A' + A = 1
A'. A = 0
T9: A + A ' . B = A + BA . (A' + B) = A . B
T10: De Morgan's Theorem
a. (A+B)' = A'. B'
b. (A . B)'= A'+ B'
K-Map
Peta Karnaugh (Karnaugh Map, K-map) dapat digunakan untuk menyederhanakan persamaan logika yang menggunakan paling banyak enam variable. Dalam laporan ini hanya akan dibahas penyederhanaan persamaan logika hingga empat variable. Penggunaan persamaan logika dengan lima atau enam variable disarankan menggunakan program computer.
Peta merupakan gambar suatu daerah . Peta karnaugh menggambarkan daerah logika yang telah di jabarkan pada table kebenaran. Penggambaran daerah pada peta karnaugh hams mencakup semuah logika. Daerah pada Peta Karnaugh dapat tamping tindih antara satu kombinasi variable dengan kombinasi variable yang lain.
K-Map 2 Variabel
Pada K-Map 2 variabel, variabel yang digunakan yaitu 2. Misalnya variabel A & B.
Catatan :
Untuk setiap variabel yang memiliki aksen, maka di dalam tabel ditulis 0.
Untuk setiap variabel yang tidak memiliki aksen, maka di dalam tabel ditulis 1.
K-Map 3 Variabel
Pada KMap 3 variabel, variabel yang digunakan yaitu 3. Misalnya variabel A, B & C.
Desain pemetaan K-Map 3 variabel dapat dibentuk dengan 4 cara seperti pada Gambar dibawah ini. Pada pembahasan ini, penulis hanya menggunakan desain pemetaan Model 2
K-Map 4 Variabel
Pada KMap 4 variabel, variabel yang digunakan. Misalnya variabel A, B, C & D. Desain pemetaan K-Map 4 variabel dapat dibentuk dengan 2 cara seperti pada Gambar dibawah ini. Pada pembahasan ini, penulis hanya menggunakan desain pemetaan Model 2
POKOK BAHASAN III
MULTIVEL NAND DAN NOR
MULTIVEL NAND DAN NOR
Gerbang NAND dan NOR merupakan gerbang universal, artinya hanya dengan menggunakan jenis gerbang NAND saja atau NOR saja dapat menggantikan fungsi dari 3 gerbang dasar yang lain (AND, OR, NOT). Multilevel, artinya : dengan mengimplementasikan gerbang NAND atau NOR, akan ada banyak level / tingkatan mulai dari sisi input sampai ke sisi output. Keuntungan pemakaian NAND saja atau NOR saja dalam sebuah rangkaian digital adalah dapat mengoptimalkan pemakaian seluruh gerbang yang terdapat dalam sebuah IC logika sehingga kita bisa lebih mengirit biaya dan juga irit tempat karena tidak terlalu banyak IC yang digunakan (padahal tidak semua gerbang yang ada dalam IC tersebut yang digunakan).
Adapun cara melakukan konversinya dapat kita lakukan dengan dua cara yaitu:
1. Melalui peneyelesaian persamaan logika/Boolean
2. Langsung menggunakan gambar padanan
NAND
Kalau persamaan awal (soal) kita buatkan rangkaian digitalnya, maka akan terlihat rangkaian yang terdiri dari sate buah gerbang NOT, dua buah gerbang AND dan dua buah gerbang OR. lni artinya kita hares membeli tiga macam IC yaitu AND, OR dan NOT, tetapi tidak semua gerbang yang ada dalam IC tersebut terpakai dalam rangkaian. Artinya adalah kita sudah melakukan pemubaziran (membuang sia-sia) gerbang lainnya, padahal kita sudah beli dan banyak memakan tempat.
Setelah penyederhanaan dengan menggunakan persamaan logika di atas kita dapat membuat rangkaian logika baru dengan gerbang NAND saja yang kalau kita gambarkan rangkaiannya seperti berikut:
Dengan cara di atas terlihat kita hanya menggunakan dua IC NAND untuk mebangun sebuah rangkaian yang berfungsi sama. Ini berarti kita sudah bisa menghemat uang dan tempat.
POKOK BAHASAN IV
RANGKAIAN ARITMATIKA DIGITAL
Adder
Rangkaian Adder (penjumlah) adalah rangkaian elektronika digital yang digunakan untuk menjumlahkan dua buah angka (daJam sistem bilangan biner), sementara itu di dalam komputer rangkaian adder terdapat pada mikroprosesor dalam blok ALU (Arithmetic Logic Unit). Sistem bilangan yang digunakan dalam rangkaian adder adalah
Sistem bilangan biner (memiliki base/radix 2)
Sistem bilangan oktal (memiliki base/radix 8)
Sistem bilangan Desimal (memiliki base/radix 10)
Sistem bilangan Hexadesimal (memiliki base/radix 16)
Namun, diantara ketiga sistem tersebut yang paling mendasar adalah sistem bilangan biner, sementara itu untuk menerapkan nilai negatif, maka digunakanlah sistem bilangan complement. BCD (binary-coded decimal).
Half Adder
Half adder adalah suatu rangkaian penjumlah system bilangan biner yang paling sederhana. Rangkaian ini hanya dapat digunakan untuk operasi penjumlahan data bilangan biner sampai I bit saja. Rangkaian half adder mempunyai 2 masukan dan 2 keluaran yaitu Summary out (Sum) dan Carry out (Carry).
Rangkaian ini merupakan gabungan rangkaian antara 2 gerbang logika dasar yaitu X-OR dan AND. Rangkaian half adder merupakan dasar bilangan biner yang masing-masing hanya terdiri dari satu bit, oleh karena itu dinamakan penjumlah tak lengkap.
Jika A=O dan 8=0 dijumlahkan, hasilnya S (Sum)= 0.
Jika A=O dan 8=1 dijumlahkan, hasilnya S (Sum)= I.
Jika A=I dan B=O dijumlahkan, hasilnya S (Sum)= I.
Jika A=I dan 8=1 dijumlahkan, hasilnya S (Sum)= 0. Dengan
nilai pindahan Cout (Carry Out)= I.
Dengan demikian, half adder mern.iliki dua masukan (Adan 8), dan dua keluaran (S dan Cout).
Full Adder
Rangkaian Full-Adder, pada prinsipnya bekerja seperti Half Adder, tetapi mampu menampung bilangan Carry dari hasil penjumlahan sebelumnya. Jadi jumlah inputnya ada 3: A, 8 dan Cin, sementara bagian output ada 2: Sum dan Cout. Cin ini dipakai untuk menampung bit Carry dari penjumlahan sebelumnya. Berikut merupakan simbol dari Full Adder.
Rangkaian Full Adder dapat dibuat dengan menggabung 2 buah Half adder. Rangkaian ini dapat digunakan untuk penjumlahan sampai I bit. Jika ingin menjumlahkan lebih dari I bit, dapat menggunakan rangkaian Paralel Adder yaitu gabungan dari beberapa Full Adder.
Subtractor
Merupakan Suatu Rangkaian Pengurangan 2 buah bilangan biner. Jenis-jenis rangkaian Subtractor yaitu :
Half Subtractor
Rangkaian half subtractor adalah rangkaian Subtracter yang paling sederhana. Pada dasarnya rangkaian half subtractor adalah rangkaian half Adder yang dimodifikasi dengan menambahkan gerbang not. Rangkaian half subtractor dapat dibuat dari sebuah gerbang AND, gerbang X-OR, dan gerbang NOT.
Rangkaian ini mempunyai dua input dan dua output yaitu Sum danBorrow Out(Bo). Rumus dasar pengurangan pada biner yaitu:
0 -0 = 0 Borrow O
0 - I = I Borrow I
I -0 = 1 Borrow O
I - I = 0 Borrow O
Full Subtractor
Pada Rangkaian full subtractor pin Borrow Out dihubungkan dengan pin Borrow ln(Bin) sebelumnya dan pin Bin di hubungkan dengan pin Bout pada rangkaian berikutnya begitu seterusnya. Sehingga pada rangkaian Full Subtractor mempunyai 3 input dan 2 output.
Rangkaian ini dapat digunakan untuk penjumlahan 1 sampai bit. Jika ingin menjumJahkan lebih dari bit, dapat menggunakan rangkaian Paralel Subtractor yaitu gabungan dari beberapa Full Subtractor.
POKOK BAHASAN V
ENKODER DAN DEKODER
ENKODER
Rangkaian gerbang logika encoder 4 – 2
Tabel Kebenaran:
input
|
Output
| |||
1
|
2
|
3
|
Y1
|
Y2
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
1
|
1
|
0
|
1
|
0
|
1
|
0
|
0
|
1
|
1
|
1
|
1
|
1
|
0
|
0
|
0
|
1
|
1
|
0
|
1
|
1
|
1
|
1
|
1
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
DEKODER
Rangkaian gerbang logika 2 – 4
Tabel Kebenaran :
Input
|
output
| ||||
A
|
B
|
Y1
|
Y2
|
Y3
|
Y4
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
1
|
0
|
1
|
0
|
0
|
1
|
0
|
0
|
0
|
1
|
0
|
1
|
1
|
0
|
0
|
0
|
1
|
POKOK BAHASAN VI
MULTIPLEKSER DAN DEMULTIPLEKSER
MULTIPLEKSER
Rangkailah gerbang logika Multiplekser 4 - I
Tabel Kebenaran:
Input
|
output
| |||||
A0
|
A1
|
X0
|
X1
|
X2
|
X3
|
Y
|
0
|
0
|
X
|
X
|
X
|
0
|
0
|
0
|
0
|
X
|
X
|
X
|
1
|
0
|
0
|
1
|
X
|
X
|
0
|
X
|
0
|
0
|
1
|
X
|
X
|
1
|
X
|
1
|
1
|
0
|
X
|
0
|
X
|
X
|
0
|
1
|
0
|
X
|
1
|
X
|
X
|
1
|
1
|
1
|
0
|
X
|
X
|
X
|
0
|
1
|
1
|
1
|
X
|
X
|
X
|
0
|
DEMULTIPLEKSER
Rangkailah gerbang logika dekoder I -4
Tabel Kebenaran :
Input
|
Output
| |||||
A0
|
A1
|
X
|
Y0
|
Y1
|
Y2
|
Y3
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
0
|
1
|
0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
1
|
0
|
1
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
1
|
1
|
1
|
0
|
0
|
0
|
1
|
NIM :191090200097
Comments
Post a Comment